怎样成为FPGA工程师？
成为FPGA工程师基本要求：
1.Verilog语言及其于硬件电路之间的关系。
2.器件结构（最好熟练掌握Spartan3，Vertix4系列的器件结构，及其资源于Verilog行为描述方法的关系。）。
3.开发工具（熟练掌握Synplify,Quartus，ISE,Modelsim)。
4.数字电路（组合电路，触发器，特别是D触发器构成分频器，奇数倍分频占空比为50%，时序电路，并且能用Verilog语言描叙。）。
5.熟悉FPGA设计流程（仿真，综合，布局布线，时序分析）。
6.熟练掌握资源估算（特别是slice,lut,ram等资源的估算）。
7.同步设计原理。
8.熟练掌握基本概念（如建立时间，保持时间，流量（即所做FPGA设计的波特率）计算，延迟时间计算（所做FPGA设计），竞争冒险，消除毛刺的方法等等）。
9.具备具体设计经验（对应届生而言如毕业设计）。
10.良好的设计思路（流水线设计即熟称打拍子，在速率资源功耗之间的折中考虑）。 一个合格的FPGA工程师至少在以下三个方面的一个非常熟悉： 1.嵌入式应用 2.DSP应用 3.高速收发器应用
请问FPGA与DSP有什么区别？
FPGA（现场可编程门阵列）和DSP（数字信号处理）是两种不同类型的可编程芯片，主要区别如下：
- 特点：
- FPGA：片内有大量的逻辑门和触发器，多为查找表结构，实现工艺多为SRAM。规模大，集成度高，处理速度快，执行效率高。能完成复杂的时序逻辑设计，且编程灵活，方便，简单，可多次重复编程。许多FPGA可无限重复编程。利用重新配置可减少硬件的开销。缺点是：掉电后一般会丢失原有逻辑配置；时序难规划；不能处理多事件；不适合条件操作。
- DSP：采用数据和程序分离的哈佛结构和改进的哈佛结构，执行指令速度更快。采用流水线技术，减少每条指令执行时间。片内多总线，可同时进行取指及多个数据存取操作。独立的累加器及加法器，一个周期内可同时完成相乘及累加运算。有DMA通道控制器及串行通信口等，便于数据传送。有中断处理器及定时控制器，便于构成小规模系统。具有软硬件等待功能，能与各种存储器接口。
- 内部资源：
- FPGA：侧重于设计具有某个功能的硬件电路，内部资源是VersaTiles（Actel FPGA）之类的微小单元。FPGA内部的连线资源将这些功能模块的内部和模块之间的信号连接起来，构成较大的模块。FPGA可以内部实现ALU、加法器、乘法器、累加器、FIFO、SRAM、DDR controller、FFT、HDLC、DMA、PWM等等数字电路，要用其实现一个特定的或是通用的硬件功能一个或是多个模块，这些模块的各个细节都要用HDL来描述设计实现。目前的FPGA都可以直接内嵌诸如ARM7、Coretex M1、Core 8051等微处理器，用于FPGA的软核的，也有的FPGA厂商将一些硬件模块直接做到FPGA中，这些是FPGA内部的硬核。传统的FPGA都是实现纯数字电路的，业界只有Actel的FPGA实现了数模混合的PSC单芯片
以上内容是万老网对cpu流水线verilog的问题就介绍到这了，希望介绍关于cpu流水线verilog的2点解答对大家有用。
